DOI:10.13878/j.cnki.jnuist.2021.04.001



邱枫^{1,2} 宛操^{1,2} 罗雄耀^{1,2} 邓帅^{1,2} 徐涛涛^{1,2} 梅术聪¹ 陈嘉文¹ 吴亮^{2,3} 朱浩慎^{1,2} 车文荃^{1,2} 薛泉^{1,2}

硅基毫米波收发前端集成电路研究进展

摘要

随着第五代移动通信技术(5G)逐步向毫米波频段(FR2)部署,以及目前 无人驾驶技术对毫米波雷达技术的需 求,高性能的毫米波收发前端集成电路 成为了目前研究的热点.与此同时,硅基 器件工艺的快速发展,极大地提高了晶 体管的截止频率,为低成本、高性能的硅 基毫米波集成电路设计提供了基础.本 文对近年来的毫米波通信和雷达的硅基 收发前端集成电路的研究现状和发展趋 势进行了综述.

关键词

集成电路;毫米波;射频前端

中图分类号 TN43 文献标志码 A

收稿日期 2021-07-07

资助项目 国家重点研发计划(2018YFB18020 02);广东省"珠江人才计划"引进创新创业团 队项目(2017ZT07X032)

作者简介

邱枫,男,博士生,研究方向为毫米波集成 电路设计.qiufeng0919@126.com

薛泉(通信作者),男,博士,教授,主要研 究方向为微波/毫米波/太赫兹集成电路与系 统.eeqxue@ scut.edu.cn

- 1 华南理工大学 电子与信息学院/广东省毫 米波与太赫兹重点实验室,广州,510641
- 2 琶洲实验室 智能感知与无线传输中心,广 州,510330

0 引言

毫米波通常指的是波长为 10~1 mm 范围内的电磁波,其对应的 频率为 30~300 GHz.尽管对于毫米波的研究早在 1889 年就已提出, 然而受材料、制造工艺、测试仪表的限制以及毫米波功率源等关键部 件的不成熟,毫米波通信技术的发展较为缓慢.自 20 世纪 70 年代起, 随着先进半导体器件的开发以及集成电路工艺的发展,使得器件性 能大幅提升,生产成本大幅降低,毫米波通信技术也得到了较快速的 发展与普及.

随着近年来微波 6 GHz 以下频段(sub-6 GHz) 日益拥挤,其严重 受限的带宽和较严重的干扰难以满足对无人驾驶、工业物联网等新 兴应用对于高速率、低时延通信的要求.毫米波通信以其大带宽和丰 富干净的频谱资源成为无线通信发展的重要方向.相较于 sub-6 GHz 频段通信,毫米波通信具有极宽的带宽,可以获得更快的数据传输速 率;此外,毫米波通信可大幅缩小天线尺寸,便于实现大规模阵列集 成;同时,毫米波通信往往利用窄波束进行传输,相较于 sub-6 GHz 频 段的全向辐射,提高了通信的安全性.

然而,毫米波通信也存在不可避免的缺点:传输衰减严重.与 sub-6 GHz 频段信号相比,毫米波信号在恶劣的气候条件下,尤其是降雨 时的衰减要大许多,严重影响传播效果.针对毫米波通信传输损耗大 的问题,目前广泛采用的是 Massive MIMO 和波束赋形技术,可进行空 分复用,形成较窄波束,降低干扰,提升信噪比和功率效率.在实际场 景部署中,可借助多通道和多天线的收发增强对基站上下行覆盖进 行增强,针对高低层建筑以及线状路面提供差异化的覆盖方案.

为了实现 Massive MIMO 和波束赋形技术,毫米波的收发前端电路与 sub-6 GHz 频段的收发前端电路也有着较大的区别并具有以下 特点:

1) 大规模的收发通道数量.由于采用了 Massive MIMO 技术,毫米 波收发前端包含了更多的收发通道,以实现窄波束、高效率传输.然而 由于通道数量的增加,系统的复杂度、功耗、成本也相应地提高,因此 目前有部分研究集中在如何简化毫米波收发前端的架构,使其在保 证性能的基础上,实现低功耗、低成本和小型化.

2)电路设计对尺寸更为敏感,需求的加工精度高.由于毫米波的 波长较小,其性能对于尺寸较为敏感,因此增加了毫米波电路设计的

³ 香港中文大学(深圳)理工学院,深圳, 518172

难度,同时也对加工的精度提出了更高的要求.

3) 对于移相精度要求高.由于采用了波束赋形 技术,因此需要高精度的相位以实现对波束方向的 准确控制.

4)与天线集成.在微波频段,由于天线的尺寸较 大,很难和前端电路集成,而毫米波较小的波长,极 大地缩减了天线的尺寸,方便了天线的集成.目前天 线的集成包括片上天线集成、封装天线集成和混合 集成等方式.

本文将介绍近年来的毫米波通信收发前端和毫 米波雷达收发前端的一些新的技术.

1 毫米波通信收发前端进展

本节介绍毫米波通信收发前端的一些最新技术,包括新型的毫米波频率源、双向毫米波的收发前端架构、本振(LO)移相毫米波收发前端架构、TDD/ FDD/FD毫米波收发前端、毫米波收发前端的天线 技术.

1.1 毫米波频率源

频率源是收发机中的重要组成部分,可以提供 信道的载波频率,为信号调制(如 FMCW、两点调制 等)提供参考信号.应用于毫米波收发机的频率源面 临着低相噪、高频、宽带三方面的挑战,电路设计人 员通常需要在这三者之间做权衡.目前常见毫米波 频率源实现方案有两种:

第一种方案是直接使用工作在毫米波频段的锁相环,包括模拟锁相环^[14]、数字锁相环^[5-7].2018年,瑞典隆德大学的 Ek 等在 *IEEE Journal of Solid-State Circuit* 杂志上发表了一款用于 5G 毫米波频段收发机的频率源系统^[1],如图 1 所示,通过对 PLL 产生的信号进行上变频和下变频以得到需要的信号频率,这样的好处是可以减小频率源系统的高频生成压

力,同时降低正交精度要求,压控振荡器(VCO)只需 要输出载波频率的 2/3 就可以了.在接收机中,从天 线接收到的 24.5~29.5 GHz 的信号与 PLL 产生的 本振信号进行第一次混频,可以得到中频(IF)信号, 约为载波频率的 1/3.IF 信号再经由正交混频器进行 下变频到基带信号,此时本振信号由 PLL 输出信号 经过二分频之后提供.在发射机中,信号变化方向正 好相反,首先是将正交基带信号上变频后得到 IF 信 号,然后再将 IF 信号与 PLL 输出信号混频后得到的 上变频信号即为载波信号.这种方案整体框架简单, VCO 的带内噪声得到了较好的抑制,但是由于输出 频率与参考频率之间相差太大,即分频比太高,会导 致 PLL 输出相噪高,恶化接收机信噪比.另外,由于 VCO 工作在毫米波频段,要想实现较宽的带宽对设 计来说也是一个挑战.

第二种方案是对低频锁相环的输出进行倍频得 到毫米波频段的信号,这是目前毫米波频率源最常 用的方案^[8-14].在 2021 年的 International Solid-State Circuits Conference(ISSCC)上,加州大学伯克利分校 的 Naviasky 等发表的一篇 28 nm CMOS 工艺加工、 工作在 71~86 GHz 的多用户波束成形接收机即采 用该方案^[11].如图2所示,整数型Ⅱ型锁相环的参考 信号为 3~3.5 GHz, VCO 输出信号为 24~28 GHz, 经 过注入锁定三倍频器(ILFT)变换之后得到 65.5~87 GHz 的射频信号,之后利用 $\lambda/4$ 传输线对该信号进 行功率分配分别进入不同的通道.为了实现更高的 频率,也有级联多级倍频器的情况^[12].数字锁相环也 可以用于这种方案[15].除此之外,如文献[8-10]所 示,三倍频也可以通过 PLL 输出信号与正交注入锁 定振荡器(QILO)耦合后实现.使用第二种方案的好 处在于避免设计高频 VCO, 倍频器的引入带来的噪 声恶化很小,因此可以得到更好的相噪特性.但是第 二方案依旧没有解决宽带的问题.



Fig. 1 Die photograph of PLL (left) and system architecture (right) for 5G millimeter-wave transceiver^[1]

南京信息工ビメ学学报(自然科学版),2021,13(4):383-396

Journal of Nanjing University of Information Science & Technology(Natural Science Edition), 2021, 13(4):383-396



b. 接收机芯片

Antennas are spaced at half wavelength at 75GHz. Package redesign with reduced spacing could be done to support the

图 2 工作在 71~86 GHz 的多用户波束成形接收机频率源的系统框图(a)和接收机芯片(b)^[11] Fig. 2 Frequency synthesizer used in 71-86 GHz multi-user beamforming integrated receiver, system architecture (a) and die photograph of receiver (b)^[11]

1.2 毫米波双向收发前端

mm

4

2020年,东京工业大学的 Pang 等^[15]采用标准 65 nm CMOS 工艺实现了一款利用双向中和差分放 大技术的 28 GHz 相控阵波束形成收发机(图 3),适 用于 5G 毫米波双极化多输入多输出(DP-MIMO)系 统.在这项工作中提出了一种新型的双向中和差分 放大技术,把发射链路与接收链路的有源放大单元 对向连接,将自身的晶体管寄生电容作为对向链路 的中和电容,并且共用匹配网络,通过尾电流源作为 开关控制电路工作在发射或接收状态.这样的设计 能够实现发射机和接收机共享完全相同的电路链,

1-86GHz band without grating lobes.

4 mm

显著减小芯片面积,降低设计成本.此外,该项工作 中还将4H(水平极化)+4V(垂直极化)相控阵波束 形成收发机芯片用于16H+16V的双极化子阵列模 块中,每个子阵列模块均由4个4H+4V芯片组成. 两个子阵列模块就能够实现-50°至+50°的波束扫 描以及45.6 dBm的饱和等效全向辐射功率 (EIRP),并且在1m距离内,模块可以支持15 Gb/s 的最大单载波(SC)模式数据速率以及256-QAM中 的5G新空口下行链路分组传输,而单元波束形成 器所需的核心面积仅为0.58 mm².

2

ΰŪ

0 5

.

3.3 cm

3.3

2021年,清华大学的 Zhu 等^[16]采用 65 nm





CMOS 工艺实现了一款基于耦合开关的 W 波段双向 收发机前端(图4),适用于 W 波段毫米波成像雷达 和通信系统.在这项工作中,提出一种新型的基于耦合的发射/接收(T/R)切换开关来控制通道工作在 发射或接收状态,解决了传统 λ/4 传输线 T/R 切换 开关体积庞大以及需要附加额外匹配网络的问题. 此外,还分别提出了新型、高性能基于耦合的移相器 和衰减器,实现高分辨率移相以及稳定的增益控制 功能.测试结果表明,该系统的 3 dB 带宽为 92~97 GHz,接收增益达到 25.2 dB,噪声系数小于 9 dB,发 射增益达到 34.9 dB,饱和输出效率为 15.1 dBm 以 及饱和 PAE 达到 12.3%,整体芯片面积仅为 0.99 mm²,是一款结构紧凑且性能良好的毫米波双向收 发机前端.

1.3 毫米波本振移相收发前端

为了实现相控阵波束赋形,相位控制可应用于

射频端、本振端或数字基带端.射频移相结构以其面积小、功耗低、可共享性等优点被广泛应用于毫米波收发机系统中,然而射频相移通常导致增益变化从而影响波束质量.基带移相具有最高的灵活性,但随着阵列规模增大从而导致系统复杂度和直流功耗显著提升.本振端的移相结构因为移相器的插入损耗、非线性不会直接影响射频前端性能,因此可以在不提高复杂度的前提下实现非常精细的波束转向分辨率以及增益不变的相位调谐^[17-20].

2017年, Wu 等^[18]基于 65 nm 体硅 CMOS 工艺 实现了具有波束赋形校准的 4 通道 60 GHz 相控阵 接收机芯片,如图 5 所示.该项工作采用二次变频的 方式,第一级 LO 由移相器和注入锁定倍频器组成的 相移生成链产生,这种结构使得移相器只需要实现 从-30°到 30°线性移相即可产生-90°到 90°有效相 位范围的 LO 输出,从而消除了传统注入锁定移相器





Fig. 4 W-band bi-directional transceiver front-end, block diagram (a) and die photograph (b) $^{[16]}$

中线性差和相位调谐斜率高的问题,同时有效抑制 了输出振幅的变化.第二级 LO 采用片上多相滤波器 将不同 LO 转换为正交信号,然后驱动正交注入锁定 振荡器.通过顺序执行增益均衡、LO1 的精确线性相 移调谐和 LO2 的 I/Q 校准实现波束赋形的校准.对 于 22.5°的相邻通道相位差,经过校准后相位失配和 幅度失配分别由±20°和±2 dB 减小到±0.6°和±1.1 dB,合成的 4 通道阵列方向图的峰空比从 17.5 dB 提高到 28.5 dB.



2019年,东京工业大学的 Pang 等^[19]采用标准 65 nm CMOS 工艺开发了一款基于本振移相结构的 4 通道 28 GHz 相控阵收发机芯片,如图 6 所示.本振 移相结构可以抑制相位调谐过程中引起的增益变化 和旁瓣再生.该项工作实现了小于 0.2 dB 射频增益 变化和 0.3°相位误差的准连续相位调谐.为了实现 精细的移相步骤,该项工作中设计的 LO 生成电路首 先将 24 GHz LO 经相位滤波器产生四相信号,再经 由象限选择器选择后进入移相器,从而移相器只需 覆盖 90°的移相范围,实现了线性和高分辨率的相位 调谐.该项工作在-50°到 50°的精确波束控制下实现 了小于 9 dB 的旁瓣电平,在 0°时达到了 39.8 dBm 的饱和等效各向同性辐射功率.

2020年,东京工业大学的 Wang 等^[20]同样基于 本振移相结构设计了一款包含 4 个子阵列收发单元 的 64 元 39 GHz 相控阵收发机芯片,该芯片内置了 相位和幅度校准,允许在相位校准过程中具有恒定 增益特性,实现了在 360°全调谐范围内 0.04 dB 的 最大增益变化.该项工作中提出了一种相位数字转 换器和高分辨率相位检测机制,T/RX 在 RF 级的相





位和幅度信息可以向下传递到 IF 级,内置校准的测试精度为0.08°均方根相位误差和0.01 dB 均方根幅度误差.此外还提出了一种用于 LO 馈通消除和通道间 LO-LO 隔离的伪单平衡混频器,采用双音信号输入的平方律检测器,从而不需要额外的 LO 输入.由 16 片该芯片组成的相控阵收发机在 1 m 距离的OTA 测试中,在 5G NR 400 MHz 256QAM OFDMA 调制方式下实现了-30 dBm EVM,并且饱和输出下,其等效全向辐射功率为 53 dBm.



图 7 4 通道 39 GHz 相控阵收发机芯片^[20] Fig. 7 4-element 39 GHz phased-array transceiver chip^[20]

1.4 TDD/FDD/FD 毫米波收发前端

为了满足增强移动宽带、海量互联网设备和超 可靠低时延通信等场景的需要,5G通信采用灵活双 工以及全双工工作模式.双工工作模式,允许两点之 间同时在两个方向上传送信息.采用两个不同的频 率用于发射和接收的称为频分双工(FDD),采用同一射频,不同的时段分别传送上、下行链路数据的称为时分双工(TDD).频分双工相对时分双工技术更加成熟,而时分双工可以节省一半的频谱资源,提高频谱利用率.不同于 4G 通信,5G 时代很多应用场景中上下行链路业务对频率/时间资源的使用是随时间动态变化、不对称的.灵活的双工就是动态地分配使用频率或时间资源.全双工则是使用相同的射频同时进行上下行链路信号的传送,使系统的频谱效率加倍.

时分双工(TDD)系统依赖于片外发射/接收 (T/R)开关,将 RX 与 TX 的高输出功率隔离开来, 而现有的片上 T/R 开关解决方案是窄带或高损耗 的.一项调查显示在 2017 年以前已经发布的 SoC 系 统中,许多还没有集成 T/R 或带开关功能^[21-24].

2017年,加利福尼亚大学的 Xiao 等^[25]提出一种宽带集成 T/R 开关技术,消除了信号通路中传统的有损串联 T/R 开关,如图 8 所示,仅利用直流模式控制开关使 TDD 共存,系统将 PA 重新配置为 LNA. 在保持发射机功能和性能的同时,实现了扩频放大 器到千兆赫宽带 LNA 的转换.在信号通路中没有串联 RF 开关,只有低频模式控制开关的情况下,实现 了射频频率下的 TDD 共存.在 PA 模式下,饱和输出 功率达到 20 dBm,峰值漏极效率为 32.7%.

2019年,Rostomyan等^[26]采用45 nm CMOS工艺, 通过将4层PA输出和电感源简并级联LNA输入匹 配网络与T/R开关结合成一个网络,如图9所示,使 TDD前端总体损失最小化并且提高了毫米波收发器 的PA效率和降低了LNA噪声系数(NF).PA达到 23.6 dBm 的饱和输出功率,峰值功率增加效率28%, 而LNA达到3.2 dB 的NF.该T/R 组件结构具有较高 的线性度,并能处理较大的PA 输出电压波动.

同年,卡内基梅隆大学的 Mondal 等^[27]使用 65 nm CMOS 工艺实现了一款支持大规模多输入多输 出时分双工(MIMO-TDD)技术与载波聚合时分双工 (TDD)和频分双工(FDD)/全双工(FD)技术,并具 有自干扰消除功能的可重构双向 28/37/39 GHz 毫 米波前端收发系统(图 10).在该项工作中采用了同 时支持 28/37/39 GHz 的双向射频前端收发机结构, 将发射功能与接收功能融合到同一电路链路中,从





Fig. 8 The TDD transceiver embedded using PA multiplexing technology, schematic block (a) and chip micrograph (b)^[25]



Fig. 9 The TDD transceiver using switch matching network, system block (a) and chip micrograph (b)^[26]





而促进了多天线载波聚合(CA)或 MIMOTDD 技术的使用,使得面积更加紧凑,成本降低.相较于传统的 PC-HBF 系统,FC-HBF 系统能够实现自干扰消除(SIC)机制,使得该前端适用于 FDD/FD 多天线系统,可直接应用于双频带数字波束形成器(DBF).该系统工作在 RX/TX 模式下的功耗分别为 37.5/116.2 mW,在 28/37/39 GHz 工作频率下发射增益分别为 28.5/26.2/20.3 dB,饱和输出功率达到15.8/16.8/16.7 dBm,PAE 为 20%/21.6%/22.2%,接收增益为 16.1/10.9/8.3 dB 以及 6.2/7.0/7.9 dB 的接收噪声系数.

1.5 毫米波收发前端的天线集成技术

收发机的实际应用必然需要连接天线进行信号的辐射和接收.适用于毫米波收发前端的天线有封装 天线和片上天线两种.片上天线较封装天线更加直接, 芯片可以实现"零距离"互连.但是片上天线会大量占 用芯片面积,对于先进工艺而言成本增加较大;同时 硅衬底损耗较高,例如65 nm的CMOS工艺衬底电导 率约为10 S/m,天线辐射效率低.因此,对于目前的毫 米波通信应用,封装天线是一种主流方案.

总体而言,对于完整集成封装天线阵列的毫米 波收发机的报道不是很多^[28-30].2018年,LG电子的 Kim等在 JSSC上发表了一款封装了 2×4 天线阵列 的直接变频收发机^[31],该收发机工作频带为 28 GHz,采用 CMOS 28 nm 工艺制造,用于 5G 通信.如 图 11a 所示为收发机系统原理图,图 11b 为收发机 与天线的封装结构.收发机中天线采用 Yagi 结 构^[32],如图 12a 所示,图 12b 为 2×4 天线阵列,天线 阵列带有交叉极化双馈电,封装采用的是芯片级倒 装结构^[33]. 测试结果表明,该收发机工作频率为 25.8~28 GHz,发射机的 EIRP 可达 31.5 dBm,输入噪声系数 为 6.7 dB.单个天线增益为 4 dBi,8 单元天线增益则 为 13 dBi.采用 64QAM 调制方式,发射到接收距离最 大达到 75 m.



Fig. 11 Transceiver with antenna array, schematic block (a) and packaged RFIC formed beneath the antenna array $(b)^{[31]}$



2020年,加利福尼亚大学圣地亚哥分校的 Nafe 等^[34]在 *IEEE Transactions on Microwave Theory and Techniques*上发表了一款 2×64 单元双极化双波束单 孔径相控阵 5G 收发机,如图 13 所示.PCB 上印有两 个独立的威尔金森功率分配网络,两个收发机置于 合路端口.图 14a 所示为 12 层 PCB 板,第 7 到 12 层 用于放置天线.在天线阵列里采用了 2×2 的小阵列, 即次级阵列,可实现较好的交叉极化性能.



5G phased-array^[34]

该收发机芯片采用 0.18 μm SiGe BiCMOS 工艺 制造,工作频率为 28~32 GHz.接收机的噪声系数为 4.8 dB,输入 1 dB 压缩点为-21 dBm,单芯片功耗为 163 mW;发射机的输出 1 dB 压缩点在 11~12 dBm 之间,压缩点处单芯片功耗为 228 mW.2×2 多输入 多输出阵列测试时,64-QAM 调制方式下的空口传输 速率可达 2×30 Gb/s.





前文提到的由东京工业 Wang 等^[20,35]研发的收 发机也集成了天线.图 15 为 PCB 的正反面,该封装 采用了 16 个芯片收发机,天线阵列则采用了 64 阵 列,一个芯片对应 4 个天线,极化方式为单极化.



2 毫米波雷达进展

随着半导体技术的快速发展,极大地提升了硅

基工艺晶体管的截止频率, 硅基毫米波雷达成为研究热点.近3年来, 在调频连续波(FMCW)雷达^[36-39]、相控阵雷达^[40-42]方面以及支持多种模式的 毫米波雷达^[43]等方面取得了较大的研究进展.

2.1 毫米波 FMCW 雷达

2018年,德国航空航天中心的 Jeon 等[36]发表 了一种同时输入正交波形的多输入多输出(MIMO) 雷达系统.该系统工作在W波段,频率范围是93.5~ 94.5 GHz,带有调频连续波(FMCW)信号,主要优势 为拍频(beat)信号的带宽远小于传输带宽,可以大 大降低采样要求.如图 16 所示,系统由收发机、天线 和信号处理器组成,其中收发机包括两个发送通道 和两个接收通道.在93.5~94.5 GHz 的频率范围内, 收发机通道1的发射功率范围是18.49~19.25 dBm,通道2的发射功率范围是18.06~19.31 dBm, 两通道的接收功率都高于18 dBm.可以看出,发射机 具有较高的发射功率,可在 100~150 m 范围内对小 雷达反射截面物体检测成像.在1kHz频率偏移下, 该收发机发送路径的相噪低于-80 dBc/Hz,接收路 径的噪声系数为19 dB.两通道间的隔离度为39 dB. 该系统设计并采用了紧凑型喇叭天线和高数据采样 率的两通道模数转换器(ADC).利用拍频分割 (BFD)产生四组同时发送的正交波形,通过获取不 同信号路径的一维距离像(range profile)对雷达系统 的 MIMO 能力进行测试.实验结果表明,所有距离在 100 m 范围内的目标都能够被检测到.对目标的脉冲 响应进行分析,距离分辨率(range resolution)峰值为 0.15 m,满足范围分辨力和检测范围的要求,表明该 雷达系统可以适用于高分辨率成像应用.但该系统 为了实现收发机不同通道之间的波形分集,每个发 射通道将使用不同的输出频率配置,需要多个锁相 环(PLL)来生成不同输出频率的发射信号或通过数 模转换器(DAC)来调制发射通道中 FMCW 啁啾信 号上的数字偏移信号,系统设计较为复杂.



图 16 同时输入正交波形的 MIMO 雷达系统^[36] Fig. 16 The W-band MIMO FMCW radar system based on quadrature input^[36]

2020年,清华大学微电子研究所的 Ma 等^[37]发 表了一款基于混合模式锁相环啁啾发生器的雷达收 发机,工作频率范围为 76~81 GHz,系统结构和芯片 照片如图 17 所示.该雷达集成了两个发射机(TX)和 三个接收机(RX),可实现 MIMO 工作模式,并且具 有可重构环路带宽和倍频方案的 38.5 GHz 混合模 式锁相环(PLL)用于生成可重构 FMCW 线性调频波 形.该雷达采用了粗精细电流 DAC 用于支持具有快 速频率下降能力的锯齿 FMCW 线性调频,并且还用



Fig. 17 The chirp radar, system block (a) and chip micrograph (b) [37]

基于延迟锁定环(DLL)的延迟时间校准改善了嵌入 式 2-D 游标时间-数字转换器(TDC)的线性度.无源 下变频用于提高 RX 线性度,以防止 TX 泄漏和短程 干扰,提出了一种底部开关吉尔伯特型调制器来实 现双相调制,并采用磁耦合谐振器技术有效扩展链 路带宽.

该 FMCW TRX 能生成可重构的线性调频脉冲, 其带宽为 0. 25~4 GHz,周期为 0. 03~10 ms.对于具 有 4 GHz 带宽和 300 μs 周期的锯齿状线性调频,均 方根(RMS)频率误差为 110 kHz.TX 的最大输出功 率为 13. 4 dBm,通过调节可低压差稳压器(LDO)电 压可以实现 3 dB 的调节范围.RX 在 600 kHz 中频时 可达到 15. 3 dB 的噪声系数和-8.5 dBm 的输入 1 dB 压缩点.当雷达收发机全开时,总功耗为 921 mW,芯片照片如图 17b 所示.基于所提出的 TRX 芯 片,开发了原型硬件和数据处理算法.实时实验结果 表明,所获得的 MIMO 雷达的距离和角分辨率分别 为 5 cm 和 9°.

在 2020 年的 ISSCC 上, 麻省理工的 Yi 等^[38]采用 65 nm CMOS 工艺实现了一款带宽达到 100 GHz 的 FMCW 梳状雷达, 如图 18a 所示, 可以看到 100 GHz 的带宽被分为了 5 段, 每一个 20 GHz. 使用具有

相等间隔的载波频率(梳状)的收发器阵列(信道) 同时扫描这些段,每个收发器都有自己的天线,接收 的回波信号与发送的信号混合在一起以产生 IF 输 出.该雷达具有 1.5 mm 的分辨率,最小噪声系数为 22.8 dB,多通道汇总 EIRP 为 0.6 dBm,峰值接收机 增益为 22.2 dB.由于采用了梳状结构,在 100 GHz 带宽内的发射机输出功率波动为 8.8 dB,接收机噪 声系数波动为 14.6 dB,梳状结构有利于压制这两个 性能波动.距离分辨率为 1.5 mm,功耗为 840 mW.芯 片照片如图 18b 所示.

2.2 毫米波相控阵雷达

如上文所述,随着多通道相控阵收发机集成电路的发展,其应用也从通信领域扩展到雷达方面.

在 2020 年 Very Large Scale Intergration (VLSI) 会议上,清华大学的 Deng 等^[40] 发表了用于 FMCW 相控阵雷达收发机的发射机和接收机前端,工作频 率为 35 GHz.收发机采用 CMOS 65 nm 工艺制造,如 图 19 所示.虽然典型的 FMCW 相控阵雷达收发器在 TX 和 RX 前端都使用 RF 路径相移方案,但 Deng 等^[40]介绍的 Ka 波段 TX 和 RX 前端是专为 TX 模拟 和 RX 数字波束形成相控阵列雷达系统,并研究了 Ka-band 相控阵雷达收发器的链路预算.为了提高



b.芯片照片 图 18 太赫兹 FMCW 雷达雷达的系统结构(a)和芯片照片(b)^[38] Fig. 18 The THz FMCW radar, system block (a) and die micrograph (b)^[38] TX 输出功率电平,引入了具有四路功率分配/合成 器的功率放大器(PA),对功率放大器的详细分析和 设计考虑进行了研究,提出的 TX 和 RX 前端采用 1P9M 65 nm CMOS 技术实现和制造,测得的 TX 输 出功率为 19 dBm,达到了迄今为止使用 CMOS 技术 在 Ka 波段上输出功率最高的 FMCW 模块.RX 实现 了最高达到 29.6 dB 的转换增益.TX 占用 1.42 mm² 面积,消耗 588 mW 功耗.RX 面积为 0.59 mm²,消耗 72 mW 功耗.



图 19 35 GHz 雷达收发机前端的发射机(a)和接收机(b)^[40] Fig. 19 Die photograph of the 35 GHz radar front end, transmitter (a) and receiver (b)^[40]

随后在 2020 年的 11 月,新加坡南洋理工大学 的 Tang 等^[41]实现了一款四收四发的啁啾相控阵雷 达收发机并发表在了 JSSC 上,可应用于 X 波段合成 孔径雷达.该收发机采用 65 nm CMOS 工艺制造,如 图 20 所示,在单个 CMOS 芯片上实现了波束控制/ 波束赋形功能.该芯片级雷达 TRX 由 4 个发射器 (TX)和 4 个接收器(RX)组成,它们的中心工作频 率为 10 GHz,带宽为 1 GHz.为了实现具有精细角度 步进的宽带波束转向,在 TX 里提出了两级延迟控 制.在延迟控制里使用基于延迟锁定环(DLL)的多 相合成器(MPS)来控制基带啁啾的粗实时性.在射 频(RF)路径中用有源移相器(PS)精调相位.在 1.2 V 电源下每个通道消耗 228 mW 的功率,可提供约 10.2 dBm 的功率,纹波小于 1.3 dB.延迟线测试表 明,在 1 MHz/μs 的线性调频速率下,经过消减后的 信号达到了-13 dB 的峰瓣旁瓣比(PSLR),相位相 干误差在±1.2°以内.该工作演示了相控阵雷达 TRX 原型样机,天线阵由具有 8 dBi 增益、6 GHz 带宽的 Vivaldi 天线组成,天线排列间隔 6 cm.实验结果表 明,光束转向/波束形成达到了±60°,步距约为 1°.基 于 TX 中的两阶段波束控制和 RX 中的数字波束形 成进行了 SAR 成像实验,验证了相控阵雷达 TRX 原 型机在 SAR 成像应用中的能力.



图 20 芯片照片和测试 PCB 板^[41] Fig. 20 Die and chip on board micrograph and the test PCB^[41]

近年来,除了常见的 FMCW 雷达和相控阵雷达 的研究,也存在其他新颖的雷达设计.2020年,美国 IBM T. J. Watson 研究中心的 Lee 等^[43] 发表了毫米 波多模式雷达发射机,如图 21 所示.这种多模式类 型的雷达首次被详细的分析和设计,以激励多模雷 达模块的进一步研究和开发.该雷达发射机工作频 率在 60 GHz 频段,采用 45 nm CMOS 绝缘体上硅 (SOI)工艺实现,同时集成了宽带三倍频、两级前置 放大器、两个功率混频器以及混合信号基带波形生 成电路.发射机雷达在多种模式下工作主要是通过 配置功率混频器和相关的波形基带电路实现的.多 模式主要支持三种关键雷达波形:1)连续波(CW/ FMCW);2)脉冲;3)均来自单个前端的调相连续波 (PMCW).并提出了一种基于电流重用拓扑的新颖 宽带频率三路复用器设计技术,以用于产生输出分 数带宽大于 59%的 LO.

测试结果表明,在连续波模式下,完整发射机在 晶片上测量结果显示,从 54 到 67 GHz 的平均输出 QIU Feng, et al. Research progress of silicon-based millimeter-wave transceiver front-end integrated circuits.



图 21 毫米波多模式雷达发射机的多模发射机架构(a)和芯片照片(b)^[43] Fig. 21 Multi-mode millimeter-wave radar transmitter, architecture (a) and chip micrograph (b)^[43]

功率为 12.8 dBm,峰值功率为 14.7 dBm,谐波抑制 比大于 27 dB.脉冲模式下的测量表明可编程脉冲宽 度为 20 到 140 ps,转换对应为大于 40 GHz 的雷达 信号带宽.PMCW 工作模式在使用 10 Gb/s PRBS 调 制雷达信号也得以验证.总功耗为 0.51 W,占用面积 2.3 mm×0.85 mm.

3 结束语

近年来,基于硅基的毫米波通信和雷达收发前 端集成电路取得了飞速的进步,在性能不断突破的 同时,毫米波收发前端的架构也在不断优化.同时, 由于硅基工艺低成本、易集成的巨大优势,硅基毫米 波收发前端电路与天线融合设计与封装集成、基带 数字电路的 SOC 系统化设计成为当前的发展趋势.

参考文献

References

 Ek S, Påhlsson T, Elgaard C, et al.A 28-nm FD-SOI 115fs jitter PLL-based LO system for 24-30-GHz sliding-IF 5G transceivers[J].IEEE Journal of Solid-State Circuits, 2018,53(7):1988-2000

- [2] Kucharski M, Ergintav A, Ahmad W A, et al. A scalable 79-GHz radar platform based on single-channel transceivers [J]. IEEE Transactions on Microwave Theory and Techniques, 2019, 67(9): 3882-3896
- Yang Z S, Chen Y, Yang S H, et al. 16.8 A 25.4-to-29.5 GHz 10.2 mW isolated sub-sampling PLL achieving – 252.9 dB jitter-power FoM and -63 dBc reference spur [C]//2019 IEEE International Solid-State Circuits Conference-(ISSCC).February 17-21,2019, San Francisco, CA, USA.IEEE, 2019:270-272
- [4] Bredendiek C, Funke D A, Schöpfel J, et al. A 61-GHz SiGe transceiver frontend for energy and data transmission of passive RFID single-chip tags with integrated antennas[J].IEEE Journal of Solid-State Circuits, 2018,53(9):2441-2453
- [5] Wu W H, Bai X F, Staszewski R B, et al. A mm-wave FMCW radar transmitter based on a multirate ADPLL
 [C] // 2013 IEEE Radio Frequency Integrated Circuits Symposium (RFIC).June 2-4,2013, Seattle, WA, USA. IEEE, 2013:107-110
- [6] Cherniak D, Grimaldi L, Bertulessi L, et al. A 23-GHz low-phase-noise digital Bang-Bang PLL for fast triangular and sawtooth chirp modulation[J].IEEE Journal of Solid-State Circuits, 2018, 53(12):3565-3575
- [7] Grimaldi L, Bertulessi L, Karman S, et al. 16.7 A 30 GHz digital sub-sampling fractional-N PLL with 198 fsrms jitter in 65 nm LP CMOS[C]//2019 IEEE International

Journal of Nanjing University of Information Science & Technology(Natural Science Edition), 2021, 13(4):383-396

Solid-State Circuits Conference-(ISSCC). February 17-21,2019, San Francisco, CA, USA.IEEE, 2019:268-270

- [8] Musa A, Murakami R, Sato T, et al. A low phase noise quadrature injection locked frequency synthesizer for mm-wave applications [J]. IEEE Journal of Solid-State Circuits, 2011, 46(11):2635-2649
- [9] Deng W, Song Z, Ma R C, et al. An energy-efficient 10-Gb/s CMOS millimeter-wave transceiver with direct-modulation digital transmitter and I/Q phase-coupled frequency synthesizer [J]. IEEE Journal of Solid-State Circuits, 2020, 55(8):2027-2042
- Giannini V, Goldenberg M, Eshraghi A, et al.9.2 A 192virtual-receiver 77/79 GHz GMSK code-domain MIMO radar system-on-chip [C] // 2019 IEEE International Solid-State Circuits Conference-(ISSCC). February 17 – 21,2019, San Francisco, CA, USA.IEEE, 2019:164-166
- [11] Naviasky E, Iotti L, LaCaille G, et al. 14. 1 A 71-to-86 GHz packaged 16-element by 16-beam multi-user beamforming integrated receiver in 28 nm CMOS[C] // 2021 IEEE International Solid-State Circuits Conference (ISS-CC). February 13-22, 2021, San Francisco, CA, USA. IEEE, 2021:218-220
- Visweswaran A, Vaesen K, Sinha S, et al.9.4 A 145 GHz FMCW-radar transceiver in 28 nm CMOS [C] // 2019 IEEE International Solid-State Circuits Conference-(ISS-CC). February 17 – 21, 2019, San Francisco, CA, USA. IEEE, 2019:168-170
- Sadhu B, Valdes-Garcia A, Plouchart J O, et al. A 250mW 60-GHz CMOS transceiver SoC integrated with a four-element AiP providing broad angular link coverage
 [J].IEEE Journal of Solid-State Circuits, 2020, 55(6): 1516-1529.
- [14] Lin J F, Song Z, Qi N, et al. A 77-GHz mixed-mode FMCW signal generator based on Bang-Bang phase detector[J].IEEE Journal of Solid-State Circuits, 2018, 53 (10):2850-2863
- Pang J, Li Z, Kubozoe R, et al. A 28-GHz CMOS phasedarray beamformer utilizing neutralized bi-directional technique supporting dual-polarized MIMO for 5G NR [J].
 IEEE Journal of Solid-State Circuits, 2020, 55 (9): 2371-2386
- [16] Zhu W, Wang J W, Wang R T, et al.14.5 A 1 V W-band bidirectional transceiver front-end with < 1 dB T/R switch loss, <1°/dB phase/gain resolution and 12.3% TX PAE at 15.1 dBm output power in 65 nm CMOS technology [C] // 2021 IEEE International Solid-State Circuits Conference (ISSCC).February 13–22,2021, San Francisco, CA, USA.IEEE, 2021;226-228
- [17] Wu L, Li A, Luong H C.A 4-path 42.8-to-49.5 GHz LO generation with automatic phase tuning for 60 GHz phased-array receivers [J]. IEEE Journal of Solid-State Circuits, 2013, 48(10):2309-2322
- [18] Wu L, Leung H F, Li A, et al. A 4-element 60-GHz CMOS phased-array receiver with beamforming calibration [J]. IEEE Transactions on Circuits and Systems I:Regular Papers, 2017, 64(3):642-652
- [19] Pang J, Wu R, Wang Y, et al. A 28-GHz CMOS phasedarray transceiver based on LO phase-shifting architecture with gain invariant phase tuning for 5G new radio [J].

IEEE Journal of Solid-State Circuits, 2019, 54 (5): 1228-1242

- [20] Wang Y, Wu R, Pang J, et al. A 39-GHz 64-element phased-array transceiver with built-in phase and amplitude calibrations for large-array 5G NR in 65-nm CMOS[J].IEEE Journal of Solid-State Circuits, 2020, 55 (5):1249-1269
- [21] Cicalini A, Aniruddhan S, Apte R, et al. A 65 nm CMOS SoC with embedded HSDPA/EDGE transceiver, digital baseband and multimedia processor[J].2011 IEEE International Solid-State Circuits Conference, 2011:368-370
- [22] He M, Winoto R, Gao X, et al.20.5 A 40 nm dual-band 3-stream 802.11 a/b/g/n/ac MIMO WLAN SoC with 1.1 Gb/s over-the-air throughput [C] // 2014 IEEE International Solid-State Circuits Conference Digest of Technical Papers (ISSCC). February 9-13, 2014, San Francisco, CA, USA.IEEE, 2014; 350-351
- [23] Moreira J, Leuschner S, Stevanovic N, et al.9.2 A singlechip HSPA transceiver with fully integrated 3G CMOS power amplifiers [C] // 2015 IEEE International Solid-State Circuits Conference-(ISSCC) Digest of Technical Papers.February 22-26, 2015, San Francisco, CA, USA. IEEE, 2015:1-3
- [24] Klemmer N, Akhtar S, Srinivasan V, et al.9.1 A 45 nm CMOS RF-to-Bits LTE/WCDMA FDD/TDD 2 × 2 MIMO base-station transceiver SoC with 200 MHz RF bandwidth [J]. 2016 IEEE International Solid-State Circuits Conference (ISSCC), 2016;164-165
- [25] Xiao X, Pratt A, Yang B, et al. A 65-nm CMOS wideband TDD front-end with integrated T/R switching via PA Reuse [J]. IEEE Journal of Solid-State Circuits, 2017, 52 (7):1768-1782
- [26] Rostomyan N, Özen M, Asbeck P M. Synthesis technique for low-loss mm-wave T/R combiners for TDD front-ends [J].IEEE Transactions on Microwave Theory and Techniques, 2019,67(3):1030-1038
- [27] Mondal S, Singh R, Paramesh J.21.3 A reconfigurable bidirectional 28/37/39 GHz front-end supporting MIMO-TDD, carrier aggregation TDD and FDD/full-duplex with self-interference cancellation in digital and fully connected hybrid beamformers[C]//2019 IEEE International Solid-State Circuits Conference-(ISSCC).February 17 – 21, 2019, San Francisco, CA, USA. IEEE, 2019: 348-350
- [28] Kibaroglu K, Sayginer M, Rebeiz G M. An ultra low-cost 32-element 28 GHz phased-array transceiver with 41 dBm EIRP and 1.0-1.6 Gbps 16-QAM link at 300 meters[C] // 2017 IEEE Radio Frequency Integrated Circuits Symposium (RFIC). June 4-6, 2017, Honolulu, HI, USA.IEEE, 2017:73-76
- [29] Kuwabara T, Tawa N, Tone Y, et al. A 28 GHz 480 elements digital AAS using GaN HEMT amplifiers with 68 dBm EIRP for 5G long-range base station applications
 [C] // 2017 IEEE Compound Semiconductor Integrated Circuit Symposium (CSICS). October 22 25, 2017, Miami, FL, USA.IEEE, 2017:1-4
- [30] Sadhu B, Tousi Y, Hallin J, et al. 7. 2 A 28 GHz 32element phased-array transceiver IC with concurrent dual polarized beams and 1.4 degree beam-steering resolution

for 5G communication [J].2017 IEEE International Solid-State Circuits Conference (ISSCC),2017:128-129

- [31] Kim H T, Park B S, Song S S, et al. A 28-GHz CMOS direct conversion transceiver with packaged 2×4 antenna array for 5G cellular system [J].IEEE Journal of Solid-State Circuits, 2018, 53(5):1245-1259
- [32] Hwang I J, Jo H W, Kim J W, et al. Vertically stacked folded dipole antenna using multi-layer for mm-wave mobile terminals [C] // 2017 IEEE International Symposium on Antennas and Propagation & USNC/URSI National Radio Science Meeting. July 9-14, 2017, San Diego, CA, USA. IEEE, 2017:2579-2580
- [33] Du J K, So K, Ra Y, et al.Dual-polarized patch array antenna package for 5G communication systems [C] // 2017
 11th European Conference on Antennas and Propagation (EUCAP). March 19 24, 2017, Paris, France. IEEE, 2017;3493-3496
- [34] Nafe A, Sayginer M, Kibaroglu K, et al. 2×64-element dual-polarized dual-beam single-aperture 28-GHz phased array with 2×30 Gb/s links for 5G polarization MIMO
 [J].IEEE Transactions on Microwave Theory and Techniques, 2020, 68(9):3872-3884
- [35] Wang Y, Wu R, Pang J, et al. A 39 GHz 64-element phased-array CMOS transceiver with built-in calibration for large-array 5G NR[C] //2019 IEEE Radio Frequency Integrated Circuits Symposium (RFIC).June 2-4,2019, Boston, MA, USA.IEEE, 2019;279-282
- [36] Jeon S Y, Ka M H, Shin S, et al. W-band MIMO FMCW radar system with simultaneous transmission of orthogonal waveforms for high-resolution imaging[J].IEEE Transactions on Microwave Theory and Techniques, 2018, 66 (11):5051-5064

- [37] Ma T K, Deng W, Chen Z P, et al. A CMOS 76-81-GHz 2-TX 3-RX FMCW radar transceiver based on mixed-mode PLL chirp generator[J].IEEE Journal of Solid-State Circuits, 2020, 55(2):233-248
- [38] Yi X, Wang C, Lu M T, et al. 4.8 A terahertz FMCW comb radar in 65nm CMOS with 100 GHz bandwidth[C]
 // 2020 IEEE International Solid-State Circuits Conference-(ISSCC). February 16-20, 2020, San Francisco, CA, USA.IEEE, 2020:90-92
- [39] Kalantari M, Shirinabadi H, Fotowat-Ahmadi A, et al.4.7 A single-antenna W-band FMCW radar front-end utilizing adaptive leakage cancellation [C] // 2020 IEEE International Solid-State Circuits Conference-(ISSCC).February 16-20,2020,San Francisco,CA,USA.IEEE,2020:88-90
- [40] Deng W, Wu R, Chen Z J, et al. A 35-GHz TX and RX front end with high TX output power for ka-band FMCW phased-array radar transceivers in CMOS technology[J]. IEEE Transactions on Very Large Scale Integration (VL-SI) Systems, 2020, 28(10):2089-2098
- [41] Tang K, Lou L H, Guo T, et al. A 4TX/4RX pulsed chirping phased-array radar transceiver in 65-nm CMOS for X-band synthetic aperture radar application [J]. IEEE Journal of Solid-State Circuits, 2020, 55(11):2970-2983
- [42] Fang Z Y, Lou L H, Tang K, et al. Wide field-of-view locating and multimodal vital sign monitoring based on X-band CMOS-integrated phased-array radar sensor [J].
 IEEE Transactions on Microwave Theory and Techniques, 2020, 68(9);4054-4065
- [43] Lee W, Dinc T, Valdes-Garcia A. Multi-mode 60-GHz radar transmitter SoC in 45-nm SOI CMOS [J]. IEEE Journal of Solid-State Circuits, 2020, 55(5):1187-1198

Research progress of silicon-based millimeter-wave transceiver front-end integrated circuits

QIU Feng^{1,2} WAN Cao^{1,2} LUO Xiongyao^{1,2} DENG Shuai^{1,2} XU Taotao^{1,2} MEI Shucong¹

CHEN Jiawen¹ WU Liang^{2,3} ZHU Haoshen^{1,2} CHE Wenquan^{1,2} XUE Quan^{1,2}

1 School of Electronic and Information Engineering/Guangdong Provincial Key Laboratory of

Millimeter-Wave and Terahertz, South China University of Technology, Guangzhou 510641

2 Intelligent Sensing and Wireless Transmission Center, Pazhou Laboratory, Guangzhou 510330

3 School of Science and Engineering, The Chinese University of Hong Kong, Shenzhen, Shenzhen 518172

Abstract The Integrated Circuits (ICs) for millimeter-wave transceiver front-ends have attracted great attention in recent year, as the deployment of fifth-generation mobile communication systems (5G) enters millimeter-wave band regime (FR2) and the application of millimeter-wave radar in autonomous vechicle technology. Meanwhile, the rapid development of silicon-based device fabrication technology has greatly improved the cut-off frequency of transistors, providing a foundation for low-cost, high-performance silicon-based millimeter-wave ICs. This article summarizes recent research and development progress and trends of silicon-based millimeter-wave front-end ICs for communications and radar applications.

Key words integrated circuit; millimeter-wave; radio frequency front-end

396